パッケージ基板に回路パターンをレーザー光で直接描画するデジタルリソグラフィー技術が注目されている。

＞＞連載「図解で見る電子デバイスの今」はこちら

　半導体パッケージ基板の進化に伴い、半導体業界では回路パターンを形成する露光技術として「デジタルリソグラフィー技術（DLT）」への注目度が高まっている。DLTとは、基板上に形成する配線の回路パターンをレーザー光で直接描画する技術。回路パターンの形成にフォトマスクを必要としないため、製造コストの削減や製造期間の短縮につながり、基板の凹凸や反りなどにもデジタル補正で比較的柔軟に対応しやすいといったメリットがある。この市場が今後成長するとみた製造装置メーカーが新型機の開発や新規参入を図っており、群雄割拠の様相を呈しつつある。

　半導体パッケージ基板の進化が加速している背景には、AI（人工知能）の社会実装がある。AIの処理を担う半導体は現在、機能ブロックごとにチップを作り分け、これらをパッケージ基板上に配置する「チップレット」と呼ばれる技術を用いて製造されている。このため、かつての一つのチップを載せるだけでよかった時代に比べて、パッケージ基板のサイズが年々大型化しており、従来は50ミリメートル角程度だったものが、最先端用途では70ミリメートル角以上になり、近い将来には100ミリメートル角に達すると予測されている。そうなると、基板自体の反りや変形の影響が無視できなくなる。

　加えて、パッケージ基板上に形成される配線の回路パターンも、半導体チップの性能向上に伴って微細化が進んでいる。かつてはL/S（ラインアンドスペース＝配線の幅と隣り合う配線同士の間隔）が10マイクロメートル程度でよかったが、現在既に10マイクロメートルを切り、数年内には2マイクロメートルあるいはそれ以下が求められるといわれている。この2マイクロメートルという数値は、現在の液晶パネルに採用されているTFT（薄膜トランジスタ）の回路幅とほぼ同じであるため、パッケージ基板の露光プロセスには、従来からパッケージ基板の技術を追求し高度化を図ってきたメーカーに加えて、液晶由来の技術を持…